CFA LogoCFA Logo Computer
Новости Статьи Магазин Прайс-лист Драйвера Контакты
Новости
RSS канал новостей
В конце марта компания ASRock анонсировала фирменную линейку графических ускорителей Phantom Gaming. ...
Компания Huawei продолжает заниматься расширением фирменной линейки смартфонов Y Series. Очередное ...
Компания Antec в своем очередном пресс-релизе анонсировала поставки фирменной серии блоков питания ...
Компания Thermalright отчиталась о готовности нового высокопроизводительного процессорного кулера ...
Компания Biostar сообщает в официальном пресс-релизе о готовности флагманской материнской платы ...
Самое интересное
Программаторы 25 SPI FLASH Адаптеры Optibay HDD Caddy Драйвера nVidia GeForce Драйвера AMD Radeon HD Игры на DVD Сравнение видеокарт Сравнение процессоров

АРХИВ СТАТЕЙ ЖУРНАЛА «МОЙ КОМПЬЮТЕР» ЗА 2003 ГОД

Биос и его настройки

Виталий ЯКУСЕВИЧ santana@istc.kiev.ua

Продолжение, начало в МК № 26–38, 40–43, 46, 50–52 (145–157, 159–162, 165, 169–171), 2000; № 1 (172), 4 (175), 6–7 (177–178), 12–13 (183–184), 17–18 (188–189), 23 (194), 27 (198), 30 (201), 33 (204), 35 (206), 40 (211), 42 (213), 44 (215), 47 (218), 50 (221), 1–2 (224–225), 5 (228), 7 (230), 9 (232), 11 (234), 14 (237), 15 (238), 20 (243), 21 (244), 26 (249), 28 (251), 37 (260), 38(261), 42 (267), 47(270).

Локальные шины, арбитраж, режим Bus-Master

(Продолжение)

CPU Mstr Fast Interface

Опция включения/отключения скоростного back-to-back интерфейса при участии центрального процессора в роли master-устройства (инициатора). Значение Enabled устанавливается по умолчанию и тем самым дает возможность интерпретировать (преобразовывать) последовательные (следующие друг за другом) циклы чтения/записи в пакетные.

CPU Mstr Post-WR Buffer

С первого взгляда, кажется, что данная опция отвечает за включение буфера отложенной записи, когда центральный процессор, будучи задатчиком (инициатором) системных транзакций, получает доступ ко всему пространству ввода/вывода. В частности, к PCI-шине. Все правильно. Только буфер включается, когда указано количества буферов отложенной записи, при этом присутствовала и возможность отказа от использования буферирования. Поэтому имеем следующий ряд значений: NA, 1, 2, 4 (по умолчанию). Они были характерны для систем, в которых еще не использовался AGP-интерфейс. Позднее с массовым переносом потока видеоданных на AGP-шину, необходимость в таком количестве буферов отпала. Например, чипсет KT133 от VIA Technologies содержал уже два буфера отложенной записи в линейке CPU-to-PCI на 32 двойных слова каждый.

CPU Mstr Post-WR Burst Mode

Данная опция позволяет включить (Enabled) высокоскоростной пакетный режим для передачи данных, находящихся в буфере (буферах) отложенной записи. Стоит напомнить, что при пакетной передаче информации для блока данных указывается один адрес. При отказе от пакетирования (т.е. при стандартных операциях чтения/записи) каждому слову данных предшествует адресная информация.

CPU/PCI Write Phase

Фаза цикла записи CPU-to-PCI. Данной опцией устанавливается время задержки в цикле записи между фазами передачи адреса и данных от мастер-устройства (каковым выступает центральный процессор) к целевым устройствам на PCI-шине (CPU-master-to-PCI-slave). Стоит напомнить, что шина PCI — мультиплексированная, одни и те же линии предназначены как для передачи адреса, так и данных. Возможные значения (в тактах PCI-шины): 1 LCLK (по умолчанию) и 0 LCLK. Отсутствие задержки увеличивает быстродействие, но при этом есть вероятность снижения стабильности работы системы. Это означает, что требуется опытная проверка параметра.

CPU Read PCI Deferred

Уникальная опция, предоставлявшая право центральному процессору (в случае выбора Enabled), не обращать внимание на то, что есть информация для передачи со стороны PCI-шины (to defer — откладывать, задерживать). К сожалению, не известно, сколь долго могло продолжаться это игнорирование главным master-устройством, т.е. на какое время задерживалось обслуживание запроса со стороны PCI-шины.

Возможно повлиять на задержку циклов записи от любого периферийного устройства в системе. За это, например, отвечает такая же редкостная опция, как I/O Write Deferrable. Хотя эти опции и не встречаются в современных системах, очень древними назвать трудно. Интересно, что, начиная с процессоров 6-го поколения (Pentium Pro, Pentium II), на системной шине появился новый входной (для процессора) сигнал DEFER#. Его задача — проинформировать процессор о том, что исходный порядок выполнения транзакций в системе не гарантирован. Среди интерфейсных сигналов процессоров Pentium (и ниже) ничего подобного нет. Дополнительную информацию можно почерпнуть из описания опции PCI Pipeline.

CPU Read PCI Retry

Данная опция отвечает за возможности повторения чипсетом (Disabled/Enabled) инициированных циклов чтения из PCI-шины. При разрешении опции необходимость повторения циклов чтения будет поддерживаться.

DMA/ISA Preemption

Вытеснение операций DMA/ISA. В дальнейшем мы рассмотрим несколько опций, посвященных механизмам «выгрузки» из системных операций master-устройств, владеющих шиной. Данная опция также решает подобные задачи. Только речь идет о возможности вытеснения из текущих операций циклов от master-устройства на ISA-шине, включая и обмен с использованием DMA-каналов. Причиной вытеснения может быть активность центрального процессора или PCI-устройства, претендующих на захват шины. Если опция отключена (Disabled), то смена хозяина шины будет происходить стандартно, включая условия, установленные в других опциях. При этом циклы master ISA не могут быть приостановлены и продолжены позднее. После того, как master ISA-устройство получило разрешение на собственные операции, оно должно завершить транзакции без их прерывания со стороны хоста. Если опцию включить (Enabled), то операции DMA/ISA вытесняются без всяких условий.

Нет смысла рассматривать отдельно опцию Slave-to-ISA Preemption, поскольку она отвечает за выгрузку цикла передачи между master-устройством на ISA-шине и подчиненным устройством. Целевое устройство не указано, а им может быть как PCI-, так и ISA-устройство. Значения опции идентичны, т.е. при включении подобные операции могут вытесняться без дополнительных условий.

Enable Master

Необходимо сразу отметить, что данная опция является, как правило, составной частью меню, которое может предоставить возможность настройки параметров для PCI-устройств по каждому из слотов в отдельности. Если для n-слота такое подменю выглядит, например, как PCI Device, Slot N, то общее конфигурационное меню может называться PCI SLOTS Configuration. Тогда для выбранного слота и прежде всего для находящегося в нем PCI-устройства установка опции Enable Master в Enabled однозначно позволяет назначить ему статус master-устройства.

При этом вполне возможны некорректные действия пользователя по назначению устройствам такого статуса. Опытная проверка системы даст возможность выявить, способно ли некоторое (ошибочно выбранное!) устройство контролировать шину. Если нет, то возможно проблема проявится в виде не совсем нормального функционирования карты расширения (задержки, паузы, сбои).

Аналогичная по значению опция в составе указанных меню могла называться и Bus Master.

(Продолжение следует)

Рекомендуем ещё прочитать:






Данную страницу никто не комментировал. Вы можете стать первым.

Ваше имя:
Ваша почта:

RSS
Комментарий:
Введите символы или вычислите пример: *
captcha
Обновить





Хостинг на серверах в Украине, США и Германии. © www.sector.biz.ua 2006-2015 design by Vadim Popov