CFA LogoCFA Logo Computer
Загрузка поиска
Новости Компьютеры Прайс-лист [Новое] Прайс-лист [Б/У] Для ноутбуков Конфигуратор ПК Заказ, Оплата, Доставка Сервис объявления Драйвера Статьи Как нас найти Контакты
Новости
RSS канал новостей
Тайваньская компания MSI осуществила сегодня анонс фирменной модели графического ускорителя GeForce ...
Компания Manli опубликовала официальный пресс-релиз, посвященный своей новой видеокарте. Энтузиастам ...
Компания Sony накануне раскрыла некоторые подробности доступности своего нового флагманского смартфона ...
В списке новинок формата фаблет японская компания Sony готовит нового флагмана, который в настоящее ...
Компания Acer сделала наконец официально доступным свой новый ноутбук, рассчитанный на профессиональных ...
Самое интересное
Программаторы 25 SPI FLASH Адаптеры Optibay HDD Caddy Драйвера nVidia GeForce Драйвера AMD Radeon HD Игры на DVD Сравнение видеокарт Сравнение процессоров

АРХИВ СТАТЕЙ ЖУРНАЛА «МОЙ КОМПЬЮТЕР» ЗА 2003 ГОД

Биос и его настрйоки

Виталий ЯКУСЕВИЧ santana@istc.kiev.ua

Продолжение, начало в МК № 26–38, 40–43, 46, 50–52 (145–157, 159–162, 165, 169–171), 2000; № 1 (172), 4 (175), 6–7 (177–178), 12–13 (183–184), 17–18 (188–189), 23 (194), 27 (198), 30 (201), 33 (204), 35 (206), 40 (211), 42 (213), 44 (215), 47 (218), 50 (221), 1–2 (224–225), 5 (228), 7 (230).

4. Memory

(Продолжение)

4.5. Конфигурирование основной памяти

(Продолжение)

DRAM Pipeline

(Конвейеризация DRAM)

Опция позволяет включить режим конвейеризации во время циклов чтения из основной памяти. Если система работает стабильно, функцию необходимо включить (Enabled). Об эффективности применения режима конвейеризации уже говорилось не раз. В системе непременно должна присутствовать конвейерная пакетная кэш-память (PB-SRAM), ибо чтение из основной памяти сопровождается синхронной записью в кэш.

Опция может называться DRAM Read Pipeline, DRAM Pipelined Reads, DRAM Pipelining либо Read Pipeline.

Еще одно ее название Turbo Read Pipelining, но для включения такой опции потребуется высококачественная быстродействующая память.

Думаю, после вышесказанного понятно, за что отвечают значения Fast и Slow опции CPU-to-DRAM Pipeline.

Напоследок упомяну об опции Read/Write Pipeline, свидетельствующей о том, что чипсет может поддерживать режим конвейеризации еще и для циклов записи в основную память.

DRAM Prefetch Buffer

(Буфер предвыборки памяти)

Чипсет может содержать (в составе северного моста) буфер «предвыборки», предназначенный для временного хранения инструкций чтения. Далее будут рассмотрены, какие опции отвечают за регулировку этого процесса (обязательна Read Prefetch Memory RD). Опции могут принимать следующие значения: Enabled — буфер включен, Disabled — буфер не используется.

DRAM Prefetch Buffer Size

(Размер буфера предвыборки чтения)

Итак, данная опция позволяет установить размер буфера. Но в каких единицах? Буфер представляет собой небольшой «конвейер», в котором инструкции чтения перемещаются по уровням «от входа к выходу». Опция устанавливает «глубину» такого конвейера, поэтому и размер буфера вычисляется не в байтах, а в уровнях, о чем и свидетельствуют названия значений: 1-level, 4-level.

Также опция может называться Read Prefetch Buffer Size.

DRAM Prefetch Delay

(Задержка предвыборки чтения)

Опция оптимизирует процесс «предвыборки» чтения путем выбора задержки (в системных тактах). Данная задержка используется не для центрального процессора, а для контроллера памяти при выдаче команды чтения. Тем не менее, даже установка задержки в режиме «предвыборки» чтения все равно делает режим более эффективным по сравнению со стандартными процедурами чтения. Понятно, что меньшее значение ускоряет процесс чтения и повышает эффективность работы памяти. Опция может принимать значения 2T, 3T.

DRAM Read Latch Delay

(Задержка чтения DRAM-памяти)

Данная опция позволяет ввести небольшую задержку перед началом считывания данных из модуля памяти. В свое время функция использовалась для того, чтобы иметь возможность работать с некоторыми специальными модулями DRAM- и SDRAM-памяти, которые характеризовались нестандартными таймингами. В обычной системе опцию включать нельзя, если только не произошло краха системы вследствие нестабильности работы памяти. Поэтому рекомендуют выставлять значение Disabled, которое устанавливается также в случае, если система работает без сбоев, стабильно. В противном случае, опцию необходимо включить с помощью Enabled. Поддержка функции со стороны BIOS и контроллера памяти позволяет распознать нестандартный модуль и скорректировать возникшую проблему.

Опция может называться EDO/FPM Data Latch Delay, что свидетельствует о том, что подобные проблемы возникли «не вчера». Значения данной опции: Normal и Delayed. Также она может называться DRAM Data Latch Delay, тогда ее значения будут Slow и Fast. Последнее эквивалентно отсутствию задержки.

Некоторые считают, что в системе с включенным режимом контроля и коррекции ошибок (ECC), данная опция тоже может быть активирована, и наличие небольшой задержки будет только способствовать сохранению стабильности.

Несколько слов об опции Delay DRAM Read Latch. Прежде всего она предлагает нам новый тип значений: Auto, NoDelay, 0.5ns, 1.0ns, 1.5ns. Auto предоставляет BIOS право решать, есть ли в системе «ненормальный» DIMM-модуль или его нет. Если модуль опознан, принимается решение об установке или неустановки задержки. Значение No Delay — самое оптимальное, впрочем, оно применяется лишь для нормальной работы системы. В проблемных ситуациях необходимо выставить задержку, причем принимая во внимание, что чем больше значение, тем значительнее снижается производительность.

А теперь о проблемах. Неустойчивая работа памяти может быть вызвана тем, что в системе одновременно присутствуют модули DIMM разных форм-факторов: одно- и двухсторонних, которые имеют различные нагрузочные характеристики. Еще одна причина нестабильности — большое число двухсторонних модулей.

DRAM R/W Leadoff Timing

(Временная характеристика подготовительной фазы операций чтения/записи)

Данная опция устанавливает число тактов центрального процессора (системных тактов), необходимых перед выполнением каждой операции чтения/записи с основной памятью. Это так называемое время подготовки цикла, которое является первым значением во временной диаграмме обращения к памяти — x-y-y-y (временной диаграмме пакетного цикла). То есть данная опция и «посвящается» вот этому «x».

При установке оптимального значения всегда необходимо учитывать имеющиеся аппаратные реализации. То есть принимать во внимание весьма существенную разницу между чипсетами, а если быть более точным, то между контроллерами памяти и мостовыми схемами северных мостов различных чипсетов.

Попробуем проиллюстрировать сказанное на примере чипсетов от Intel серии i430. Для операций чтения у i430FX лучшая из возможных диаграмм имела вид 7-y-y-y. Зато i430HX и i430TX могли предложить 5-y-y-y. Неудивительно, что системы на двух последних наборах логики считались и самыми надежными, и самыми производительными во всей серии. Хотя не одна временная диаграмма — причина того давнего успеха.

(Продолжение следует)

Рекомендуем ещё прочитать:






Данную страницу никто не комментировал. Вы можете стать первым.

Ваше имя:
Ваша почта:

RSS
Комментарий:
Введите символы: *
captcha
Обновить






Рейтинг@Mail.ru
Хостинг на серверах в Украине, США и Германии. © www.sector.biz.ua 2006-2015 design by Vadim Popov