CFA LogoCFA Logo Computer
Новости Статьи Магазин Драйвера Контакты
Новости
RSS канал новостей
В конце марта компания ASRock анонсировала фирменную линейку графических ускорителей Phantom Gaming. ...
Компания Huawei продолжает заниматься расширением фирменной линейки смартфонов Y Series. Очередное ...
Компания Antec в своем очередном пресс-релизе анонсировала поставки фирменной серии блоков питания ...
Компания Thermalright отчиталась о готовности нового высокопроизводительного процессорного кулера ...
Компания Biostar сообщает в официальном пресс-релизе о готовности флагманской материнской платы ...
Самое интересное
Программаторы 25 SPI FLASH Адаптеры Optibay HDD Caddy Драйвера nVidia GeForce Драйвера AMD Radeon HD Игры на DVD Сравнение видеокарт Сравнение процессоров

АРХИВ СТАТЕЙ ЖУРНАЛА «МОЙ КОМПЬЮТЕР» ЗА 2003 ГОД

Биос и его настрйоки

Виталий ЯКУСЕВИЧ santana@istc.kiev.ua

(Продолжение, начало в МК № 26–38, 40–43, 46, 50–52 (145–157, 159–162, 165, 169–171), 2000; № 1 (172), 4 (175), 6–7 (177–178), 12–13 (183–184), 17–18 (188–189), 23 (194), 27 (198), 30 (201), 33 (204), 35 (206), 40 (211), 42 (213), 44 (215), 47 (218), 50 (221), 1–2 (224–225), 5 (228))

4. Memory

(Продолжение)

4.5. Конфигурирование основной памяти

(Продолжение)

DDR_1T/2T_Item

Опция отвечает за ускорение обмена с DDR-памятью (уменьшается на один такт время переадресации DDR). По умолчанию установлен более медленный обмен. Значений всего два: 1T CMD и 2T CMD.

DRAM Burst Length

Данная опция устанавливает размер пакета при пакетной передаче данных в процессе обращения к памяти. Как правило, рекомендуемая длина пакета — 4 двойных слова. Часто опция носит название DRAM Burst Len.

DRAM Clock

Опция отвечает за установку тактовой частоты при работе модулей памяти. Возможны следующие значения: Host CLK (по умолчанию) и 66 MHz. Согласно первому параметру, тактовая частота модулей памяти устанавливается равной тактовой частоте системной шины.

Производимые до 98-го года модули SDRAM предназначались для работы на частоте 66 МГц. Появившийся в первой половине 98-го чипсет i440BX мог использовать системную шину с частотой 100 МГц. Уже до этого на практике было доказано, что чипы SDRAM устойчиво работают на частотах более 66 МГц. С этим связано и увеличение значений Host CLK, обычно речь идет о поддержке частот 75 или 83 МГц.

Опция также может называться DRAM Speed (см. далее) и принимать значения Host CLK и AGP CLK.

DRAM Interleave Mode

Опция установки разрешения/запрещения режима «чередования» банков памяти, а также выбора банков памяти, подлежащих «чередованию». Ее значения выглядят следующим образом: No Interleave, Banks 0+1, Banks 2+3, Both. Включение опции или установка оптимального режима «чередования» позволяет оптимизировать процессы регенерации памяти и доступа к ней, а значит, и повысить производительность работы с памятью.

Опция SDRAM Bank Interleave предложила два варианта возможных значений. Первый — стандартные Disabled и Enabled, а второй —Disabled, 2 Bank, 4 Bank. Во втором случае выбор банка возможен только для 64-мегабитных модулей. Если в системе применяются 16-мегабитные микросхемы памяти, Interleave должен быть заблокирован.

Опция также может называться Interleave Mode или Bank Interleave, но главное, что для ее включения требуется наличие в системе хотя бы двух банков памяти.

Какое значение выбрать из следующего ряда: None, 2 Banks, 4 Banks, Auto? Прежде всего, надо учитывать, что при отключении опции вы столкнетесь со значительным снижением производительности. То есть запрещать опцию допустимо разве что в случае появления сбоев в системе. Для односторонних (Single-Sided) модулей нежелательно значение 4 Banks. Поэтому оптимальными являются Auto или 2 Banks.

Ликбез. Interleave («чередование») — способ ускорения работы подсистемы памяти, особо актуальный в случае, когда доступ происходит к последовательным адресам памяти. Данный метод реализуется аппаратно на уровне контроллера. При этом банк памяти должен быть организован таким образом, чтобы суммарная ширина шины модулей превосходила ширину системной шины в n раз (это число называется коэффициентом Interleave и является степенью двойки). Итого, каждый банк состоит из n «нормальных» банков. Контроллер распределяет «нормальное» адресное пространство подсистемы так, что каждый из n последовательных адресов физически находится в разном банке. Обращение к банкам организовано со сдвигом по фазе :-) (стоит напомнить, что отдельный цикл обращения может требовать 5 тактов шины и более). В результате при последовательном обращении к данным за один обычный цикл обращения можно получить до k обращений в режиме Interleave. Реальный выигрыш, разумеется, меньше. Кроме того, Interleave заметно увеличивает требования к минимальному размеру банка (как по числу модулей, так и по емкости). В SDRAM Interleave реализован на уровне чипа памяти.

DRAM Interleave Time

(Время чередования DRAM-памяти)

Естественно, что данная опция может функционировать при включении режима Interleave. Однозначно можно определить назначение этой функции — время перехода для операции чтения данных из следующего банка памяти. Если установлено 0ms, то переключение между банками при операции чтения будет происходить мгновенно, т.е. без задержек. А значение 0.5ms выбирается в случае появления проблем со стабильностью работы памяти, вызванных некоторой инерционностью переключения банков памяти. Конечно, «нулевое» значение повышает производительность памяти, но его можно рекомендовать только при наличии в системе качественной памяти и отсутствии каких-либо проблем с ее работой.

DRAM Page Idle Timer

(Таймер пассивного состояния страницы памяти)

С помощью этой функции устанавливается время (в системных тактах), в течение которого контроллер DRAM после перехода процессора в режим ожидания ждет закрытия всех открытых страниц памяти. Можно также говорить о времени простаивания банка памяти, не занятого в данный момент обменом данными. Параметр сохранил свою актуальность со времен FPM. Для увеличения быстродействия устанавливается минимальное значение, однако при этом возможна нестабильная работа системы. Оптимальный вариант выставляется опытным путем, хотя в большинстве случаев можно порекомендовать оставить без изменения значение по умолчанию.

Опция может называться Paging Delay, DRAM Idle Timer, а возможные значения выбираются из ряда: 1T, 2T, 4T, 8T. Иногда такой ряд может иметь следующий вид: 0, 2, 4, 8, 10, 12, 16, 32. Правда, аналогичная опция DRAM Idle Timer предложила и стандартные Enabled/Disabled. Однозначно можно сказать, что запрещение опции ведет к закрытию страниц памяти без каких-либо задержек.

Приведенный выше ряд значений (до 8 тактов) используется для работы со страницами памяти в системах с EDO- и SDRAM-памятью. Установленные параметры «запоминаются» в 4-разрядном регистре DIT (DRAM Idle Timer). Появление «1» в старшем разряде ведет к сохранению открытого состояния страниц памяти.

Опция может называться SDRAM idle cycle limit либо SDRAM Idle Cycle. Их значения также «ограничены» восемью тактами.

(Продолжение следует)

Рекомендуем ещё прочитать:






Данную страницу никто не комментировал. Вы можете стать первым.

Ваше имя:
Ваша почта:

RSS
Комментарий:
Введите символы или вычислите пример: *
captcha
Обновить





Хостинг на серверах в Украине, США и Германии. © www.sector.biz.ua 2006-2015 design by Vadim Popov