CFA LogoCFA Logo Computer
Новости Статьи Магазин Драйвера Контакты
Новости
RSS канал новостей
В конце марта компания ASRock анонсировала фирменную линейку графических ускорителей Phantom Gaming. ...
Компания Huawei продолжает заниматься расширением фирменной линейки смартфонов Y Series. Очередное ...
Компания Antec в своем очередном пресс-релизе анонсировала поставки фирменной серии блоков питания ...
Компания Thermalright отчиталась о готовности нового высокопроизводительного процессорного кулера ...
Компания Biostar сообщает в официальном пресс-релизе о готовности флагманской материнской платы ...
Самое интересное
Программаторы 25 SPI FLASH Адаптеры Optibay HDD Caddy Драйвера nVidia GeForce Драйвера AMD Radeon HD Игры на DVD Сравнение видеокарт Сравнение процессоров

АРХИВ СТАТЕЙ ЖУРНАЛА «МОЙ КОМПЬЮТЕР» ЗА 2002 ГОД

Биос и его настройки

Виталий ЯКУСЕВИЧ santana@istc.kiev.ua

(Продолжение, начало в МК № 2638, 4043, 46, 50-52 (145157, 159162, 165, 169171))

3. CPU

(Продолжение)

Branch Target Buffer

Просто редчайшая функция, скорее, в смысле уникальности, а не частоты появления в различных версиях BIOS. О чем идет речь? BTB (Branch Target Buffer — буфер адресов перехода) — блок центрального процессора, отвечающий за динамическое предсказание переходов. При этом принимается во внимание, какие адреса переходов были выбраны ранее. Это важнейший узел современного процессора.

Получается, что с помощью данной опции можно отказаться (Disabled) от использования механизма предсказания переходов, ветвлений команд процессора или включить его (Enabled). Остается добавить, что включение опции повышает производительность системы.

CPU ADS# Delay 1T or Not

(Опция установки задержки для сигнала ADS#)

Несколько предваряющих слов. ADS# (Address Status) — строб адреса, вводимый инициатором обмена как индикатор действительности адреса. Сигнал действует на системной шине и может быть выходным как со стороны процессора, так и чипсета. Передача адреса и адресного строба происходит одновременно, поскольку для последнего системная шина имеет свою выделенную линию. Понятно, что ADS# — это стандартный сигнал процессоров.

Представленная опция указывает и на возможное отсутствие задержки, что повышает скоростные характеристики обмена данными в системе. Фактически она позволяет устанавливать время, в течение которого процессор (или чипсет, контроллер памяти) будет ждать от чипсета (процессора) сигнал статуса адреса данных, определяющий скорость отложенной записи на системной шине. Понятно, что речь также идет о передаче данных в PCI-интерфейс. Значение, устанавливаемое по умолчанию, менять нет необходимости. Однако при установке более скоростного процессора скорость можно и увеличить, то есть снять задержку.

Вынесенная в заголовок опция имеет два значения: 1T, No Delay. А вот опция Cyrix M2 ADS# delay предложила стандартные Enabled и Disabled. А в опции Latency from ADS# status числовые значения в тактах системной шины: 2T (по умолчанию), 3T.

Необходимо понимать, что устанавливая «время задержки», мы тем самым определяем временные характеристики циклов записи. С учетом того, что использование буфера отложенной записи ведет, как правило, к формированию небольших пакетов (передаваемых двойными словами или по два DW), то выставив значение 3T, мы получаем 5 системных тактов для каждого двойного слова. Арифметика тут простая: 3 такта задержки, один адресный такт и один такт на считывание данных.

CPU BIST Enable

В некоторых чипсетах, начиная с 430-й серии, нашли применение специализированные BIST-регистры. Большой нагрузки они не несли. Если система (чипсет + процессор) поддерживает функцию встроенного самотестирования (Built-In Self Test), то BIST-регистр хранит в своих разрядах команды Start BIST или Completion Code. Если система не поддерживает BIST-функции, то установка опции в Enabled не даст эффекта, а в соответствующих разрядах регистра будут установлены «0».

Встроенный и, что немаловажно, полноценный механизм самотестирования BIST был реализован в процессорах Pentium III. Он обеспечивал постоянный контроль над зависаниями и сбоями в микрокоде, больших программируемых логических матрицах, а также обеспечивал тестирование кэша команд (инструкций) и кэша данных, буферов TLB (Translation Lookaside Buffer — буфера страничной переадресации) и сегментов памяти ROM. В течение 10-30 мсек (время связано с внутренней частотой ядра процессора) внутренним тестированием охватывается около двух третей всех внутренних блоков процессора. Лишь только после завершения теста процессор переходил в рабочий режим, результаты же фиксировались в регистре EAX.

CPU Drive Strength

Данная и не совсем ясная опция определяет интенсивность (strength), а точнее, длительность действия сигналов при передаче данных от чипсета к процессору. Параметр измеряется в системных тактах. Чем больше его значение, тем выше длительность сигналов, а применение этой опции BIOS Setup может оказаться полезным для процедур «разгона» процессоров. Но не для всякой системы увеличение значений этого параметра приведет к сохранению стабильности «разогнанного» процессора. Значения опции следующие: 0, 1, 2, 3.

Осталось добавить, что CPU Drive Strength требует дополнительного уточнения.

CPU Fast String

(Быстрые операции со строками)

Разрешение этого параметра (Enabled) позволяет использовать некоторые специфические особенности архитектуры семейства процессоров Pentium Pro (Pentium II, Deschutes и т. п.), в частности, возможность кэширования операций со строками. Надо только помнить, что и в самой пользовательской программе должны быть выполнены условия для включения этого механизма. Эти условия указаны в документации на любой процессор данного семейства. Параметр рекомендуется оставлять в состоянии «Разрешено».

В данной опции речь идет о чтении процессором т. н. full cache-линии. Когда cache-линия заполнена данными, то их объем составляет 32 байта (восемь двойных слов). Поскольку линия «полная», система точно знает, как долго данные на линии будут считываться. На это потребуется 4 такта, после чего будет выставлен новый адрес. Поэтому системе не нужен сигнал об окончании передачи данных, и она не будет находиться в ожидании такого сигнала, будучи свободной для решения других задач. Когда опция включена (Enabled), процессор сможет считывать данные одновременно с нескольких full cache-линий. По умолчанию — Disabled.

Опция может называться CPU Multiple Reads.

Перечисленные ниже функции не содержат параметров множественности, но их размещение в данном месте более чем оправдано. Вот их наименования: Allow Full Line Reads, Full Cache Line Reads, CPU Line Read. Каждая из них через Disabled или Enabled запрещает или разрешает использование «полных» линий чтения.

Опция CPU-to-PCI Read-Line имеет значения On и Off, но различия на этом не заканчиваются. Она была введена и оптимизирована для работы с процессорами Intel OverDrive. Поэтому повышение эффективности использования CPU может быть достигнуто только с указанными процессорами. В противном случае опция должна быть отключена.

CPU Read Multiple Prefetch

(Опция включения/отключения режима множественной предвыборки)

Смысл процесса предвыборки (prefetch) заключается в том, что процессор, выбирая нужную инструкцию (например, из PCI-шины или памяти), одновременно начинает читать следующую, тем самым инициируя очередной процесс. Этому способствует то, что чипсет может иметь четыре линии чтения. Например, первые наборы логики с поддержкой процессоров Pentium Pro (Intel 450KX/GX, оба с кодовым названием Orion) как раз имели 4 такие линии чтения. Множественная же предвыборка позволяет выполнять одновременно несколько операций выборки инструкций, что существенно повышает быстродействие системы. По умолчанию устанавливается Disabled.

Опция может называться и CPU Multiple Read Prefetch.

Если же речь не идет о множественных операциях, то возможное ее название — CPU Line Read Prefetch, CPU Read Prefetch.

(Продолжение следует)

Рекомендуем ещё прочитать:






Данную страницу никто не комментировал. Вы можете стать первым.

Ваше имя:
Ваша почта:

RSS
Комментарий:
Введите символы или вычислите пример: *
captcha
Обновить





Хостинг на серверах в Украине, США и Германии. © sector.biz.ua 2006-2015 design by Vadim Popov